## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-261950

(43)Date of publication of application: 03.10.1997

(51)Int.CI.

HO2M 3/155 HO3K 3/017

(21)Application number: 08-066689

(71)Applicant: TAIYO YUDEN CO LTD

(22)Date of filing:

22.03.1996 (72)Invent

(72)Inventor: NAKAGOME HIDEFUMI


KIMURA HAJIME

## (54) PULSE CONTROLLING CIRCUIT AND SYNCHRONOUS RECTIFYING CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To fabricate the entire circuit at low cost by making it possible that a square wave signal of a specified pulse width is input into an input terminal and then output voltage is taken out and a pulse signal which rises after the square wave signal and has a shorter pulse width than the input signal and finishes earlier than the input signal is generated by a simply-structured controlling circuit.

SOLUTION: When voltage Vin is input into an input terminal 21a, a voltage detecting circuit 27 detects the terminal voltage of an output terminal 21b and then outputs the detected voltage Vo. By driving a pulse width modulating circuit 28, a pulse controlling circuit 29, and a first and a second driving circuit 30, 31, switching devices 24, 25 are switched to the reverse on/off states. When the first device 24 is turned on, the input voltage Vin is smoothed by a reactor 23 and a capacitor 22b and then is output from the output terminal 21b. When the first device 24 is turned off, the second device 25 is turned on and the current of the reactor 23 is kept at the same level by a commutation diode 26 and the device 25 and thereby constant voltage Vout is output from the output terminal 21b. By this method, the cost of the entire circuit can be reduced.



#### LEGAL STATUS

[Date of request for examination]

13.04.1999

[Date of sending the examiner's decision of rejection]

26.09.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2000-17042

rejection]

[Date of requesting appeal against examiner's decision of 26.10.2000 rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# BEST AVAILABLE COPY

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-261950

(43)公開日 平成9年(1997)10月3日

(51) Int.Cl. <sup>8</sup>		識別記号	庁内整理番号	FΙ	•		技術表示箇所
H02M	3/155			H 0 2 M	3/155	H	
						P	
H03K	3/017			H03K	3/017		

審査請求 未請求 請求項の数6 OL (全 13 頁)


		田屋明水 不明水 明水分の取り 〇七 (土 13)		
(21)出願番号	特顯平8-66689	(71)出題人 000204284 太陽誘電株式会社		
(22)出顧日	平成8年(1996)3月22日	東京都台東区上野 6 丁目16番20号		
		(72)発明者 中込 秀文 東京都台東区上野 6 丁目16番20号 太陽誘 電株式会社内		
•		(72)発明者 木村 一		
		東京都台東区上野 6 丁目16番20号)太阳 電株式会社内		
		(74)代理人 弁理士 吉田 精孝		
		•		

#### (54) 【発明の名称】 バルス制御回路及び同期整流回路

#### (57)【要約】

【課題】 従来の同期整流回路におけるコントロール集 積回路に代えて用いることができる安価な回路構成のパルス制御回路及びこれを用いた同期整流回路を提供する。

【解決手段】 同期整流回路における第1及び第2のスイッチング素子24,25のオン・オフ切り替えを制御する制御部を、汎用のパルス幅変調回路28、パルス制御回路29及びドライブ回路30,31によって構成し、さらにパルス制御回路29を、比較器A1,A2と、比較器A1の入力側とパルス幅変調回路28の出力端子側をアノードとして接続されたダイオードD1と、比較器A2の入力側とパルス幅変調回路28の出力端子の間に、この出力端子側をカソードとして接続されたダイオードD2と、ダイオードD1に並列接続された抵抗器R2と、ダイオードD1に並列接続された抵抗器R2と、ダイオードD2に近列接続された抵抗器D3と、ダイオードD1のカソードと接地間に接続されたコンデンサC1と、ダイオードD2のアノードと接地間に接続されたコンデンサC1と、ダイオードD2



【特許請求の範囲】

【請求項1】 入力端子より所定のパルス幅を有する矩 形波状の基準パルス信号を入力し、該基準パルス信号よ り所定時間遅延した第1のパルス幅を有する矩形波状の 第1のパルス信号を第1の出力端子から出力すると共 に、該第1のパルス信号のパルス幅内に存在し、前記第 1のパルス幅よりも小さい第2のパルス幅を有し、先端 部及び後端部が前記第1のパルス信号の先端部及び後端 部との間に所定の時間間隔をあけて形成されている矩形 波状の第2のパルス信号を第2の出力端子より出力する パルス制御回路であって、

1

入力された電圧レベルと基準電圧レベルとの比較結果に 基づいて出力電圧を二値的に変化させて前記第1の出力 端子に出力する第1の比較器と、

入力された電圧レベルと基準電圧レベルとの比較結果に 基づいて出力電圧を二値的に変化させて前記第2の出力 端子に出力する第2の比較器と、

前記第1の比較器の入力側と前記入力端子の間に、前記 入力端子側をアノードとして接続された第1のダイオー

前記第2の比較器の入力側と前記入力端子の間に、前記 入力端子側をカソードとして接続された第2のダイオー ドと、

前記第1のダイオードに並列接続された第1の抵抗器

前記第2のダイオードに並列接続された第2の抵抗器 と、

前記第1のダイオードのカソードと接地間に接続された 第1のコンデンサと、

前記第2のダイオードのアノードと接地間に接続された 30 第2のコンデンサとからなることを特徴とするパルス制 御回路。

【請求項2】 前記第1及び第2の比較器として、2つ の入力端子を有し、該2つの入力端子への入力電圧の比 較結果に基づいて、出力電圧レベルを二値的に変化させ るコンパレータ素子を用いたことを特徴とする請求項1 記載のパルス制御回路。

【請求項3】 前記第1及び第2の比較器として、入力 しきい値電圧により出力電圧レベルを二値的に変化させ るCMOSロジック素子を用いたことを特徴とする請求 40 項1記載のパルス制御回路。

【請求項4】 入力電圧を平滑リアクトルを介して出力 端子に出力する第1のスイッチング素子と、前記出力端 子と接地間に接続された平滑コンデンサと、前記平滑リ アクトルと平滑コンデンサの直列回路に対して並列に且 つ前記平滑リアクトルの電流を維持する極性に接続され た転流ダイオードと、該転流ダイオードと並列に且つ該 転流ダイオードと同じ通電極性に接続された第2のスイ ッチング素子と、第1のパルス信号に同期して前記第1 のスイッチング素子をオン・オフする第1のドライブ回 50 いられている。

路と、第2のパルス信号に同期して前記第2のスイッチ ング素子をオン・オフする第2のドライブ回路と、制御 パルス信号に基づいて、前記第1のスイッチング素子が オンのとき前記第2のスイッチング素子がオフとなるよ うに前記第1及び第2のパルス信号を出力するパルス制 御回路と、前記出力端子電圧を検出する電圧検出手段 と、該出力端子電圧を所定値に保つように前記制御パル ス信号を出力する制御回路とを備えた同期整流回路であ って

10 前記パルス制御回路は、入力された電圧レベルと基準電 圧レベルとの比較結果に基づいて出力電圧を二値的に変 化させて前記第1の出力端子に出力する第1の比較器 と、

入力された電圧レベルと基準電圧レベルとの比較結果に 基づいて出力電圧を二値的に変化させて前記第2の出力 端子に出力する第2の比較器と、

前記第1の比較器の入力側と前記入力端子の間に、前記 入力端子側をアノードとして接続された第1のダイオー ドと、

20 前記第2の比較器の入力側と前記入力端子の間に、前記 入力端子側をカソードとして接続された第2のダイオー ドレ

前記第1のダイオードに並列接続された第1の抵抗器 と、

前記第2のダイオードに並列接続された第2の抵抗器 と、

前記第1のダイオードのカソードと接地間に接続された 第1のコンデンサと、

前記第2のダイオードのアノードと接地間に接続された 第2のコンデンサとからなることを特徴とする同期整流 回路。

【請求項5】 前記パルス制御回路の第1及び第2の比 較器として、2つの入力端子を有し、該2つの入力端子 への入力電圧の比較結果に基づいて、出力電圧レベルを 二値的に変化させるコンパレータ素子を用いたことを特 徴とする請求項4記載の同期整流回路。

【請求項6】 前記パルス制御回路の第1及び第2の比 較器として、入力しきい値電圧により出力電圧レベルを 二値的に変化させるCMOSロジック素子を用いたこと を特徴とする請求項4記載の同期整流回路。

#### 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、電圧が変動する直 流電源から定電圧の直流電源を生成する同期整流回路に 関し、特にこれに用いられるパルス制御回路及びこれを 用いた同期整流回路に関するものである。

[0002]

【従来の技術】従来、DC/DCコンバータ等において は、効率を改善する手段の一つとして同期整流回路が用

-2-

【0003】このような同期整流回路は、例えば図2に 示すように、入力端子11aから入力された入力電圧V inを平滑リアクトル12を介して出力端子11bに出力 する第1のスイッチング素子13と、出力端子11bと 接地間に接続された平滑コンデンサ14と、平滑リアク トル12と平滑コンデンサ14の直列回路に対して並列 に且つ平滑リアクトル121の電流を維持する極性に接 続された転流ダイオード15と、転流ダイオード15と 並列に且つ転流ダイオード15と同じ通電極性に接続さ れた第2のスイッチング素子16と、入力端子11aと 接地間に接続された平滑コンデンサ17と、コントロー ル集積回路18とから構成される。

【0004】また、コントロール集積回路18は、出力 端子11bからの出力電圧Voutを監視し、この出力電 圧Voutが一定値となるように、第1及び第2のスイッ チング素子13,16をオン・オフする。このとき、第 1のスイッチング素子13がオンのとき第2のスイッチ ング素子16がオフとなるように制御する。

【0005】前述の構成よりなる同期整流回路によれ ば、第1のスイッチング素子13がオンのときは、入力 端子11aに入力された電圧Vinが平滑リアクトル12 及び平滑コンデンサ14によって平滑され出力端子11 bに出力される。また、第1のスイッチング素子13が オフのときは第2のスイッチング素子16がオンとさ れ、平滑リアクトル12の電流は転流ダイオード15及 び第2のスイッチング素子16によって維持され、一定 の電圧が出力端子11bに出力される。

【0006】このとき、コントロール集積回路18で は、出力端子電圧 Voutの変化に応じて第1及び第2の スイッチング素子13,16のオン・オフを制御するパ 30 ルス信号のパルス幅を変化させ、出力端子電圧Voutが 一定となるように帰還制御を行う。

【0007】さらに、コントロール集積回路18は、第 1及び第2のスイッチング素子13,16が同時にオン するクロスカレントを防止するため、図3に示すよう に、第1或いは第2のスイッチング13, 16がオンか らオフ状態に移行した後、所定のデッドタイム t DETを 設定し、このデッドタイム tDET経過後に、第2或いは 第1のスイッチング素子16,13をオン状態としてい る。

【0008】これにより、出力端子11bに接続された 負荷(図示せず)への供給電流が大きい重負荷のときに も、第1のスイッチング素子13がオフのとき、平滑リ アクトル12に蓄えられたエネルギーは、第2のスイッ チング素子16を介して放出されるので、転流ダイオー ド15による順方向電圧損失を生ずることが無く、効率 の良い同期整流を行うことができる。

### [0009]

【発明が解決しようとする課題】しかしながら、前述し

集積回路18を使用しているためコスト高になってい

【0010】本発明の目的は上記の問題点に鑑み、従来 の同期整流回路におけるコントロール集積回路に代えて 用いることができる安価な回路構成のパルス制御回路及 びこれを用いた同期整流回路を提供することにある。

#### [0011]

【課題を解決するための手段】本発明は上記の目的を達 成するために請求項1では、入力端子より所定のパルス 幅を有する矩形波状の基準パルス信号を入力し、該基準 パルス信号より所定時間遅延した第1のパルス幅を有す る矩形波状の第1のパルス信号を第1の出力端子から出 力すると共に、該第1のパルス信号のパルス幅内に存在 し、前記第1のパルス幅よりも小さい第2のパルス幅を 有し、先端部及び後端部が前記第1のパルス信号の先端 部及び後端部との間に所定の時間間隔をあけて形成され ている矩形波状の第2のパルス信号を第2の出力端子よ り出力するパルス制御回路であって、入力された電圧レ ベルと基準電圧レベルとの比較結果に基づいて出力電圧 を二値的に変化させて前記第1の出力端子に出力する第 1の比較器と、入力された電圧レベルと基準電圧レベル との比較結果に基づいて出力電圧を二値的に変化させて 前記第2の出力端子に出力する第2の比較器と、前記第 1の比較器の入力側と前記入力端子の間に、前記入力端 子側をアノードとして接続された第1のダイオードと、 前記第2の比較器の入力側と前記入力端子の間に、前記 入力端子側をカソードとして接続された第2のダイオー ドと、前記第1のダイオードに並列接続された第1の抵 抗器と、前記第2のダイオードに並列接続された第2の 抵抗器と、前記第1のダイオードのカソードと接地間に 接続された第1のコンデンサと、前記第2のダイオード のアノードと接地間に接続された第2のコンデンサとか らなるパルス制御回路を提案する。

【0012】該パルス制御回路によれば、例えば、初期 状態において入力端子への入力電圧がローレベルで、第 1及び第2の比較器の出力電圧レベルがローレベルであ る場合、入力端子にパルス信号が入力され、入力端子電 圧がローレベルからハイレベルに変化すると、該電圧に 基づく電流が第1のダイオードを介して第1のコンデン サに流れて充電が開始されると共に第2の抵抗器を介し て第2のコンデンサに通電され充電が開始される。

【0013】これにより、第1及び第2のコンデンサの 端子間電圧が上昇し、該電圧がそれぞれに対応する第1 及び第2の比較器に入力される。第1及び第2の比較器 のそれぞれにおいては、入力電圧と基準電圧が比較さ れ、例えば入力電圧が前記基準電圧以上となったとき に、その出力電圧をローレベルからハイレベルに変化さ せる。ここで、前記第2のコンデンサへは第2の抵抗器 を介して充電が行われるため、第2のコンデンサへの充 た従来の同期整流回路においては、高価なコントロール 50 電電流は第1のコンデンサへの充電電流よりも少なくな

40

30

5

り、第2のコンデンサの端子間電圧の上昇率は、第1の コンデンサの端子間電圧の上昇率よりも小さくなる。

【0014】この結果、第1の比較器の出力電圧がローレベルからハイレベルに変化する立ち上がりは、第2の比較器の出力電圧がローレベルからハイレベルに変化する立ち上がりよりも早くなる。

【0015】また、入力端子電圧がハイレベルからローレベルに変化すると、第1のコンデンサに充電された電荷が第1の抵抗器を介して放電されると共に第2のコンデンサに充電された電荷が第2のダイオードを介して放 10電される。

【0016】これにより、第1及び第2のコンデンサの 端子間電圧が減少し、第1及び第2の比較器のそれぞれ においては、入力電圧が基準電圧よりも低くなったとき に、その出力電圧をハイレベルからローレベルに変化させる。ここで、前記第2のコンデンサからは第2のダイオードを介して放電が行われるため、第2のコンデンサ からの放電電流は第1のコンデンサからの放電電流より も多くなり、第2のコンデンサの端子間電圧の減少率 は、第1のコンデンサの端子間電圧の減少率 は、第1のコンデンサの端子間電圧の減少率よりも大きくなる。

【0017】この結果、第1の比較器の出力電圧がハイレベルからローレベルに変化する立ち下がりは、第2の比較器の出力電圧がハイレベルからローレベルに変化する立ち下がりよりも遅くなる。

【0018】従って、矩形波状の第1のパルス信号と、 該第1のパルス信号のパルス幅内に存在し、前記第1の パルス幅よりも小さい第2のパルス幅を有し、先端部及 び後端部が前記第1のパルス信号の先端部及び後端部と の間に所定の時間間隔をあけて形成されている矩形波状 の第2のパルス信号を得ることができる。

【0019】また、請求項2では、請求項1記載のパルス制御回路において、前記第1及び第2の比較器として、2つの入力端子を有し、該2つの入力端子への入力電圧の比較結果に基づいて、出力電圧レベルを二値的に変化させるコンパレータ素子を用いたパルス制御回路を提案する。

【0020】該パルス制御回路によれば、第1及び第2の比較器としてコンパレータ素子が用いられ、該コンパレータ素子の一方の入力端子に基準電圧が入力され、他方の入力端子に前記第1或いは第2のコンデンサの端子電圧が入力される。これにより、前記基準電圧は自由に設定可能となり、前記だI1のパルス信号と第2のパルス信号との間のデッドタイム等を正確に設定できる。

【0021】また、請求項3では、請求項1記載のパルス制御回路において、前記第1及び第2の比較器として、入力しきい値電圧により出力電圧レベルを二値的に変化させるCMOSロジック素子を用いたパルス制御回路を提案する。

【0022】該パルス制御回路によれば、第1及び第2

の比較器としてCMOSロジック素子が用いられ、該CMOSロジック素子の入力端子に前記第1或いは第2のコンデンサの端子電圧が入力され、該入力電圧はCMOSロジック素子の入力しきい値電圧と比較される。CMOSロジック素子であるため、応答速度が速く、高い周波数で変化する入力電圧に対しても追従可能となる。

【0023】また、請求項4では、入力電圧を平滑リア クトルを介して出力端子に出力する第1のスイッチング 素子と、前記出力端子と接地間に接続された平滑コンデ ンサと、前記平滑リアクトルと平滑コンデンサの直列回 路に対して並列に且つ前記平滑リアクトルの電流を維持 する極性に接続された転流ダイオードと、該転流ダイオ ードと並列に且つ該転流ダイオードと同じ通電極性に接 続された第2のスイッチング素子と、第1のパルス信号 に同期して前記第1のスイッチング素子をオン・オフす る第1のドライブ回路と、第2のパルス信号に同期して 前記第2のスイッチング素子をオン・オフする第2のド ライブ回路と、制御パルス信号に基づいて、前記第1の スイッチング素子がオンのとき前記第2のスイッチング 素子がオフとなるように前記第1及び第2のパルス信号 を出力するパルス制御回路と、前記出力端子電圧を検出 する電圧検出手段と、該出力端子電圧を所定値に保つよ うに前記制御パルス信号を出力する制御回路とを備えた 同期整流回路であって、前記パルス制御回路は、入力さ れた電圧レベルと基準電圧レベルとの比較結果に基づい て出力電圧を二値的に変化させて前記第1の出力端子に 出力する第1の比較器と、入力された電圧レベルと基準 電圧レベルとの比較結果に基づいて出力電圧を二値的に 変化させて前記第2の出力端子に出力する第2の比較器 と、前記第1の比較器の入力側と前記入力端子の間に、 前記入力端子側をアノードとして接続された第1のダイ オードと、前記第2の比較器の入力側と前記入力端子の 間に、前記入力端子側をカソードとして接続された第2 のダイオードと、前記第1のダイオードに並列接続され た第1の抵抗器と、前記第2のダイオードに並列接続さ れた第2の抵抗器と、前記第1のダイオードのカソード と接地間に接続された第1のコンデンサと、前記第2の ダイオードのアノードと接地間に接続された第2のコン デンサとからなる同期整流回路を提案する。

40 【0024】該同期整流回路によれば、出力端子電圧が電圧検出手段によって検出され、該検出電圧に基づいて、制御回路、パルス制御回路、第1及び第2のドライブ回路によって第1及び第2のスイッチング素子のオン・オフの切り替えが行われる。さらに、前記第1のスイッチング素子がオンとなるように切り替えが制御される。

【0025】これにより、前記第1のスイッチング素子がオンのときは、入力端子に入力された電圧が平滑リアクトル及び平滑コンデンサによって平滑され出力端子に50 出力される。また、前記第1のスイッチング素子がオフ

のときは前記第2のスイッチング素子がオンとされ、前 記平滑リアクトルの電流は転流ダイオード及び前記第2 のスイッチング素子によって維持され、一定の電圧が出 力端子に出力される。

【0026】このとき、前記制御回路では、出力端子電圧の変化に応じて制御パルス信号のパルス幅を変化させ、出力端子電圧が一定となるように帰還制御を行う。また、前記パルス制御回路では、前記制御パルス信号に基づいて、第1のスイッチング素子がオンのとき前記第2のスイッチング素子がオフとなるような第1及び第2のパルス信号を生成して、第1及び第2のスイッチング素子に対応する第1及び第2のドライブ回路に出力する。

【0027】ここで、前記パルス制御回路では、第1及 び第2のスイッチング素子が共にオン状態とならないよ うな第1及び第2のパルス信号を生成する。

【0028】即ち、前記パルス制御回路では、例えば、初期状態において入力端子への入力電圧がローレベルで、第1及び第2の比較器の出力電圧レベルがローレベルである場合、入力端子に制御パルス信号が入力され、入力端子電圧がローレベルからハイレベルに変化すると、該電圧に基づく電流が第1のダイオードを介して第1のコンデンサに流れて充電が開始されると共に第2の抵抗器を介して第2のコンデンサに通電され充電が開始される。

【0029】これにより、第1及び第2のコンデンサの端子間電圧が上昇し、該電圧がそれぞれに対応する第1及び第2の比較器に入力される。第1及び第2の比較器のそれぞれにおいては、入力電圧と基準電圧が比較され、例えば入力電圧が前記基準電圧以上となったときに、その出力電圧をローレベルからハイレベルに変化させる。ここで、前記第2のコンデンサへは第2の抵抗器を介して充電が行われるため、第2のコンデンサへの充電電流は第1のコンデンサの端子間電圧の上昇率は、第1のコンデンサの端子間電圧の上昇率は、第1のコンデンサの端子間電圧の上昇率は、第1のコンデンサの端子間電圧の上昇率は、第

【0030】この結果、第1の比較器の出力電圧がローレベルからハイレベルに変化する立ち上がりは、第2の比較器の出力電圧がローレベルからハイレベルに変化する立ち上がりよりも早くなる。

【0031】また、パルス制御回路の入力端子電圧がハイレベルからローレベルに変化すると、第1のコンデンサに充電された電荷が第1の抵抗器を介して放電されると共に第2のコンデンサに充電された電荷が第2のダイオードを介して放電される。

【0032】これにより、第1及び第2のコンデンサの端子間電圧が減少し、第1及び第2の比較器のそれぞれにおいては、入力電圧が基準電圧よりも低くなったときに、その出力電圧をハイレベルからローレベルに変化させる。ここで、前記第2のコンデンサからは第2のダイ

オードを介して放電が行われるため、第2のコンデンサからの放電電流は第1のコンデンサからの放電電流よりも多くなり、第2のコンデンサの端子間電圧の減少率は、第1のコンデンサの端子間電圧の減少率よりも大きくかる

【0033】この結果、第1の比較器の出力電圧がハイレベルからローレベルに変化する立ち下がりは、第2の比較器の出力電圧がハイレベルからローレベルに変化する立ち下がりよりも遅くなる。

【0034】従って、矩形波状の第1のパルス信号と、 該第1のパルス信号のパルス幅内に存在し、前記第1の パルス幅よりも小さい第2のパルス幅を有し、先端部及 び後端部が前記第1のパルス信号の先端部及び後端部と の間に所定の時間間隔をあけて形成されている矩形波状 の第2のパルス信号を得ることができ、前記第1及び第 2のスイッチング素子が共にオン状態とならないような 第1及び第2のパルス信号が生成される。

【0035】これにより、例えば前記パルス制御回路によって生成された第1のパルス信号がハイレベルのとき第1のドライブ回路は第1のスイッチング素子をオフ状態とし、第2のパルス信号がハイレベルのとき第2のドライブ回路は第2のスイッチング素子をオン状態とする。

【0036】また、請求項5では、請求項4記載の同期整流回路において、前記パルス制御回路の第1及び第2の比較器として、2つの入力端子を有し、該2つの入力端子への入力電圧の比較結果に基づいて、出力電圧レベルを二値的に変化させるコンパレータ素子を用いた同期整流回路を提案する。

30 【0037】該同期整流回路によれば、前記パルス制御回路における第1及び第2の比較器としてコンパレータ素子が用いられ、該コンパレータ素子の一方の入力端子に基準電圧が入力され、他方の入力端子に前記第1或いは第2のコンデンサの端子電圧が入力される。これにより、前記基準電圧は自由に設定可能となり、前記第1のパルス信号と第2のパルス信号との間のデッドタイム等を正確に設定できる。

【0038】また、請求項6では、請求項4記載の同期整流回路において、前記パルス制御回路の第1及び第2 40 の比較器として、入力しきい値電圧により出力電圧レベルを二値的に変化させるCMOSロジック素子を用いた同期整流回路を提案する。

【0039】該同期整流回路によれば、前記パルス制御回路における第1及び第2の比較器としてCMOSロジック素子が用いられ、該CMOSロジック素子の入力端子に前記第1或いは第2のコンデンサの端子電圧が入力され、該入力電圧はCMOSロジック素子の入力しきい値電圧と比較される。CMOSロジック素子であるため、応答速度が速く、制御パルス信号が高い周波数で変50 化しても追従可能となる。

[0040]

【発明の実施の形態】以下、図面に基づいて本発明の一 実施形態を説明する。図1は、本発明の第1の実施形態 の同期整流回路を示す構成図である。図において、21 aは入力端子、21bは出力端子、22a, 22bは平 滑コンデンサ、23は平滑リアクトル、24はNチャネ ルの電解効果トランジスタからなる第1のスイッチング 素子、25はPチャネルの電解効果トランジスタからな る第2のスイッチング素子、26は転流ダイオード、2 7は電圧検出回路、28はパルス幅変調回路、29はパ 10 ルス制御回路、30は第1のスイッチング素子24を駆 動する第1のドライブ回路、31は第2のスイッチング 素子25を駆動する第2のドライブ回路である。

【0041】平滑コンデンサ22aは入力端子21aと 接地間に接続され、さらに入力端子21 a は第1のスイ ッチング素子24のソースに接続されている。第1のス イッチング素子24のドレインと出力端子21b間には 平滑リアクトル23が接続され、出力端子21bと接地 間には並列接続された平滑コンデンサ22bと電圧検出 回路27が接続されている。また、第1のスイッチング 20 素子24のドレインには第2のスイッチング素子25の ドレインと転流ダイオード26のカソードが接続され、 第2のスイッチング素子25のソース及び転流ダイオー ド26のアノードは接地されている。

【0042】電圧検出回路27は直列接続された2つの 抵抗器27a,27bから構成され、これらの抵抗器2 7a, 27bによって出力端子電圧Voutを分圧した電 圧V0を出力する。

【0043】パルス幅変調回路28は、周知のように入 力電圧レベルに対応して出力パルスのパルス幅を変化さ せる回路であり、例えば汎用のICからなり、その内部 には定電圧発生回路28a、三角波を発生する発信器2 8 b、及び演算増幅器からなる比較器 2 8 cを備え、比 較器28 cの反転入力端子には電圧検出回路27からの 検出電圧VOが入力され、非反転入力端子には発信器2 8 b からの三角波電圧が入力されている。これにより、 比較器28cからは検出電圧V0に応じてパルス幅が変 化する、即ち検出電圧VOのレベルが上昇するとハイレ ベルのパルス幅が減少し、検出電圧VOのレベルが降下 するとハイレベルのパルス幅が増加する矩形波状の連続 40 パルス信号V1が出力される。

【0044】パルス制御回路29は、演算増幅器或いは コンパレータ素子からなる比較器A1, A2、ダイオー **ドD1**, D2、抵抗器R1~R5、コンデンサC1, C 2から構成されている。

【0045】第1のダイオードD1は比較器A1の非反 転入力端子と比較器28cの出力端子との間に、比較器 28 c 側をアノードとして接続され、第2のダイオード D2は比較器A2の非反転入力端子と比較器28cの出 力端子の間に、比較器28c側をカソードとして接続さ 50 に出力される。 10

れている。また、抵抗器R2は第1のダイオードD1に 並列接続され、抵抗器R3は第2のダイオードD2に並 列接続され、コンデンサC1は第1のダイオードD1の カソードと接地間に接続され、コンデンサC2は第2の ダイオードD2のアノードと接地間に接続されている。 【0046】さらに、第1のダイオードD1のアノード 及び第2のダイオードD2のカソードには抵抗器R1を 介して定電圧発生回路28aから出力される定電圧Vre fが印加されると共に、比較器A1, A2の反転入力端 子には抵抗器R4、R5によって電圧Vrefを分圧した 電圧 V2 が基準電圧として印加されている。

【0047】第1のドライブ回路30は、NPN型トラ ンジスタQ1、PNP型トランジスタQ2、及び抵抗器 30a, 30bから構成され、トランジスタQ1, Q2 のベースは抵抗器30aの一端及び比較器A1の出力端 子に接続されている。また、トランジスタQ1のコレク タは抵抗器30aの他端及び入力端子21aに接続さ れ、エミッタはトランジスタQ2のエミッタ及びスイッ チング素子24のゲートに接続されている。さらに、ト ランジスタQ2のコレクタは抵抗器30bを介して接地 されている。

【0048】第2のドライブ回路31は、NPN型トラ ンジスタQ3、PNP型トランジスタQ4、及び抵抗器 31aから構成され、トランジスタQ3, Q4のベース は抵抗器31aの一端及び比較器A2の出力端子に接続 されている。また、トランジスタQ3のコレクタは抵抗 器31aの他端及び入力端子21aに接続され、エミッ タはトランジスタQ4のエミッタ及びスイッチング素子 25のゲートに接続されている。さらに、トランジスタ Q4のコレクタは接地されている。

【0049】次に、前述の構成よりなる同期整流回路の 動作を図4の波形図に基づいて説明する。入力端子21 aに電圧Vinが入力されると、出力端子21bの端子電 圧が電圧検出回路27によって検出され、検出電圧V0 に基づいて、パルス幅変調回路28、パルス制御回路2 9、第1及び第2のドライブ回路30,31が駆動さ れ、これらによって第1及び第2のスイッチング素子2 4, 25のオン・オフ状態の切り替えが行われる。また このとき、第1のスイッチング素子24がオンのときに 第2のスイッチング素子25がオフとなるように切り替 えが制御される。

【0050】これにより、第1のスイッチング素子24 がオンのときは、入力端子21aに入力された電圧Vin が平滑リアクトル23及び平滑コンデンサ22bによっ て平滑され、出力端子216に出力される。また、第1 のスイッチング素子24がオフのときは第2のスイッチ ング素子25がオンとされ、平滑リアクトル23の電流 は転流ダイオード26及び第2のスイッチング素子25 によって維持され、一定の電圧 Voutが出力端子21b

30

30

化させる。

【0051】このとき、パルス幅変調回路28及びパルス制御回路28では、出力端子電圧Voutの変化に応じて第1及び第2のドライブ回路30,31へ入力される制御パルス信号V5,V6のパルス幅を変化させ、出力端子電圧Voutが一定となるように帰還制御を行う。

【0052】また、パルス制御回路29では、パルス幅変調回路28から入力する制御パルス信号V1に基づいて、第1のスイッチング素子24がオンのとき第2のスイッチング素子25がオフとなるような第1及び第2のパルス信号V5、V6を生成して、第1及び第2のドライブ回路30、31に出力する。

【0053】ここで、パルス制御回路29では、第1及び第2のスイッチング素子24,25が共にオン状態とならないような第1及び第2のパルス信号V5,V6を生成する。

【0054】即ち、パルス制御回路29では、例えば、初期状態においてパルス幅変調回路28から出力される制御パルス信号V1の電圧レベルがローレベルで、第1及び第2の比較器A1,A2の出力電圧V5,V6のレベルがローレベルである場合、制御パルス信号V1の電圧レベルがローレベルからハイレベルに変化すると、図5に示すように、この電圧V1に基づく電流I1が第1のダイオードD1を介してコンデンサC1に流れて充電が開始されると共に電流I2が抵抗器R3を介してコンデンサC2に流れて充電が開始される。

【0055】これにより、これら2つのコンデンサC 1, C2の端子間電圧V3, V4が上昇し、この電圧V 3, V4がそれぞれに対応する第1及び第2の比較器A 1, A2に入力される。

【0056】第1及び第2の比較器A1,A2のそれぞれにおいては、入力電圧V3,V4と基準電圧V2が比較され、例えば入力電圧V3,V4が基準電圧V2以上となったときに、その出力電圧V5,V6をローレベルからハイレベルに変化させる。ここで、コンデンサC2へは抵抗器R3を介して充電が行われるため、コンデンサC2への充電電流I2はコンデンサC1への充電電流I1よりも少なくなり、コンデンサC2の端子間電圧V4の上昇率は、コンデンサC1の端子間電圧V3の上昇率よりも小さくなる。

【0057】この結果、第1の比較器A1の出力電圧V5がローレベルからハイレベルに変化する立ち上がりは、第2の比較器A2の出力電圧V6がローレベルからハイレベルに変化する立ち上がりよりも早くなる。

【0058】また、パルス幅変調回路28から出力される電圧V1がハイレベルからローレベルに変化すると、図6に示すように、コンデンサC1に充電された電荷が抵抗器R2を介して電流13が流れて放電されると共にコンデンサC2に充電された電荷がダイオードD2を介して電流14が流れて放電される。

【0059】これにより、これら2つのコンデンサC 1, C2の端子間電圧V3, V4が減少し、第1及び第 2の比較器A1; A2のそれぞれにおいては、入力電圧 V3, V4が基準電圧V2よりも低くなったときに、そ の出力電圧V5, V6をハイレベルからローレベルに変

12

【0060】ここで、コンデンサC2からはダイオードD2を介して放電が行われるため、コンデンサC2からの放電電流I4はコンデンサC1からの放電電流I3よりも大きくなり、コンデンサC2の端子間電圧V4の減少率は、コンデンサC1の端子間電圧V3の減少率よりも大きくなる。

【0061】この結果、第1の比較器A1の出力電圧V5がハイレベルからローレベルに変化する立ち下がりは、第2の比較器A2の出力電圧V6がハイレベルからローレベルに変化する立ち下がりよりも遅くなる。

【0062】従って、矩形波状の第1のパルス信号V5と、第1のパルス信号V5のパルス幅内に存在し、このパルス幅よりも小さいパルス幅を有し、先端部及び後端部が第1のパルス信号V5の先端部及び後端部との間に所定の時間間隔tDETをあけて形成されている矩形波状の第2のパルス信号V6を得ることができ、第1及び第2のスイッチング素子24,25が共にオン状態とならないような第1及び第2のパルス信号V5,V6が生成される。

【0063】即ち、第1のドライブ回路30においては、第1のパルス信号V5がローレベルのときにトランジスタQ1がオフ状態、トランジスタQ2がオン状態となり、第1のスイッチング素子24のゲートにローレベルの電圧が印加され、Pチャネルの電解効果トランジスタである第1のスイッチング素子24はオン状態となる。

【0064】また、第2のドライブ回路においては、第2のパルス信号V6がハイレベルのときにトランジスタQ3がオン状態、トランジスタQ4がオフ状態となり、第2のスイッチング素子25のゲートにハイレベルの電圧が印加され、Nチャネルの電解効果トランジスタである第2のスイッチング素子25はオン状態となる。

【0065】従って、従来のように高価なコントロール 40 集積回路を使用することなく、安価な同期整流回路を構 成することができる。

【0066】また、第1及び第2の比較器A1, A2として演算増幅器或いはコンパレータ素子を用いており、コンパレータ素子の反転入力端子に基準電圧V2が入力され、非反転入力端子に第1或いは第2のコンデンサの端子電圧V3, V4が入力されるため、正確なデッドタイムの設定が可能となる。また、基準電圧V2を自由に設定することができるので、第1及び第2のパルス信号V5, V6のパルス幅を微細に調整することができる。

50 【0067】次に、本発明の第2の実施形態を説明す

14

る。図7は、第2の実施形態の同期整流回路を示す構成 図である。図において、前述した第1の実施形態と同一 構成部分は同一符号をもって表しその説明を省略する。 また、第1の実施形態と第2の実施形態との相違点は、 第1の実施形態におけるパルス制御回路29に代えてC MOSロジック素子を用いたパルス制御回路32を備え たことにある。

【0068】このパルス制御回路32は、CMOSの2 入力ANDロジック素子A3, A4、ダイオードD3, D4、抵抗器R11, R12, R13、コンデンサC1 1, C12から構成されている。

【0069】第1のダイオードD3はANDロジック素 子A3の一方の入力端子とパルス幅変調回路28の比較 器28cの出力端子との間に、比較器28c側をアノー ドとして接続され、第2のダイオードD4はANDロジ ック素子A4の一方の入力端子と比較器28cの出力端 子の間に、比較器28c側をカソードとして接続されて いる。

【0070】また、抵抗器R12は第1のダイオードD 3に並列接続され、抵抗器R13は第2のダイオードD 20 4に並列接続され、コンデンサC11は第1のダイオー ドD3のカソードと接地間に接続され、コンデンサC4 は第2のダイオードD4のアノードと接地間に接続され ている。

【0071】さらに、第1のダイオードD3のアノード 及び第2のダイオードD4のカソードには抵抗器R11 を介して入力電圧Vinが印加されると共に、ANDロジ ック素子A3, A4の他方の入力端子には電圧Vinが印 加されている。

【0072】次に、前述の構成よりなる同期整流回路の 30 動作を図8の波形図に基づいて説明する。入力端子21 a に電圧 Vinが入力されると、出力端子21bの端子電 圧が電圧検出回路27によって検出され、検出電圧VO に基づいて、パルス幅変調回路28、パルス制御回路3 2、第1及び第2のドライブ回路30,31が駆動さ れ、これらによって第1及び第2のスイッチング素子2 4.25のオン・オフ状態の切り替えが行われる。また このとき、第1のスイッチング素子24がオンのときに 第2のスイッチング素子25がオフとなるように切り替 えが制御される。

【0073】これにより、第1のスイッチング素子24 がオンのときは、入力端子21aに入力された電圧Vin が平滑リアクトル23及び平滑コンデンサ22bによっ て平滑され、出力端子21bに出力される。また、第1 のスイッチング素子24がオフのときは第2のスイッチ ング素子25がオンとされ、平滑リアクトル23の電流 は転流ダイオード26及び第2のスイッチング素子25 によって維持され、一定の電圧 Voutが出力端子21b に出力される。

ス制御回路32では、出力端子電圧Voutの変化に応じ て第1及び第2のドライブ回路30,31へ入力される 制御パルス信号V5、V6のパルス幅を変化させ、出力 端子電圧Vout が一定となるように帰還制御を行う。

【0075】また、パルス制御回路32では、パルス幅 変調回路28から入力する制御パルス信号V1に基づい て、第1のスイッチング素子24がオンのとき第2のス イッチング素子25がオフとなるような第1及び第2の パルス信号 V5, V6を生成して、第1及び第2のスイ ッチング素子24,25に対応する第1及び第2のドラ イブ回路30,31に出力する。

【0076】ここで、パルス制御回路32では、第1及 び第2のスイッチング素子24,25が共にオン状態と ならないような第1及び第2のパルス信号V5, V6を 生成する。

【0077】即ち、パルス制御回路32では、例えば、 初期状態においてパルス幅変調回路28から出力される 制御パルス信号V1の電圧レベルがローレベルで、AN Dロジック素子A3, A4の出力電圧V5, V6のレベ ルがローレベルである場合、制御パルス信号V1の電圧 レベルがローレベルからハイレベルに変化すると、図9 に示すように、この電圧V1に基づく電流 I5が第1の ダイオードD3を介してコンデンサC11に流れて充電 が開始されると共に電流 I 6 が抵抗器 R 1 3 を介してコ ンデンサC12に流れて充電が開始される。

【0078】これにより、これら2つのコンデンサC1 1, C12の端子間電圧Va, Vbが上昇し、この電圧 Va, Vbがそれぞれに対応するANDロジック素子A 3, A4に入力される。

【0079】ANDロジック素子A3, A4のそれぞれ においては、入力電圧Va, Vbが、これらのロジック 素子内部のハイレベルスレショールド電圧 V c H及びロ ーレベルスレショールド電圧VCLに達すると、例えば入 力電圧Va, Vbがハイレベルスレショールド電圧Vc H以上となったときに、その出力電圧V5, V6をロー レベルからハイレベルに変化させる。

【0080】ここで、コンデンサC12へは抵抗器R1 3を介して充電が行われるため、コンデンサC12への 充電電流 I 6 はコンデンサC11への充電電流 I 5 より も少なくなり、コンデンサC12の端子間電圧Vbの上 昇率は、コンデンサC11の端子間電圧Vaの上昇率よ りも小さくなる。

【0081】この結果、ANDロジック素子A3の出力 電圧 V 5 がローレベルからハイレベルに変化する立ち上 がりは、ANDロジック素子A4の出力電圧V6がロー レベルからハイレベルに変化する立ち上がりよりも早く なる。

【0082】また、パルス幅変調回路28から出力され る電圧V1がハイレベルからローレベルに変化すると、

【0074】このとき、パルス幅変調回路28及びパル 50 図10に示すように、コンデンサC11に充電された電

荷が抵抗器R12を介して電流I7が流れて放電される と共にコンデンサC12に充電された電荷がダイオード D4を介して電流 I8が流れて放電される。

【0083】これにより、これら2つのコンデンサC1 1, C12の端子間電圧Va, Vbが減少し、ANDロ ジック素子A3、A4のそれぞれにおいては、入力電圧 Va, Vbがローレベルスレショールド電圧VcLより も低くなったときに、その出力電圧V5, V6をハイレ ベルからローレベルに変化させる。

【0084】ここで、コンデンサC12からはダイオー 10 ドD4を介して放電が行われるため、コンデンサC12 からの放電電流I8はコンデンサC11からの放電電流 I7よりも大きくなり、コンデンサC12の端子間電圧 Vbの減少率は、コンデンサC11の端子間電圧Vaの 減少率よりも大きくなる。

【0085】この結果、ANDロジック素子A3の出力 電圧V5がハイレベルからローレベルに変化する立ち下 がりは、ANDロジック素子A4の出力電圧V6がハイ レベルからローレベルに変化する立ち下がりよりも遅く なる。

【0086】従って、矩形波状の第1のパルス信号V5 と、第1のパルス信号VSのパルス幅内に存在し、この パルス幅よりも小さいパルス幅を有し、先端部及び後端 部が第1のパルス信号V5の先端部及び後端部との間に 所定の時間間隔 t DETをあけて形成されている矩形波状 の第2のパルス信号V6を得ることができ、第1及び第 2のスイッチング素子24,25が共にオン状態となら ないような第1及び第2のパルス信号V5, V6が生成 される。

【0087】即ち、第1のドライブ回路30において は、第1のパルス信号V5がローレベルのときにトラン ジスタQ1がオフ状態、トランジスタQ2がオン状態と なり、第1のスイッチング素子24のゲートにローレベ ルの電圧が印加され、Pチャネルの電解効果トランジス タである第1のスイッチング素子24はオン状態とな

【0088】また、第2のドライブ回路においては、第 2のパルス信号V6がハイレベルのときにトランジスタ Q3がオン状態、トランジスタQ4がオフ状態となり、 第2のスイッチング素子25のゲートにハイレベルの電 40 圧が印加され、Nチャネルの電解効果トランジスタであ る第2のスイッチング素子25はオン状態となる。

【0089】従って、従来のように高価なコントロール 集積回路を使用することなく、安価な同期整流回路を構 成することができる。

【0090】また、CMOSのANDロジック素子A 3, A4を比較器として用い、このCMOSANDロジ ック素子A3, A4の入力端子に第1或いは第2のコン デンサC11, C12の端子電圧Va, Vbが入力さ

素子内の入力しきい値電圧Vcと比較されるので、基準 電圧を別途生成する必要が無く、回路構成を簡略化する

ことができる。さらに、比較器をCMOSANDロジッ ク素子で構成したので、応答速度が速く、高い周波数で 変化する入力電圧に対しても追従可能となる。

16

[0091]

【発明の効果】以上説明したように本発明の請求項1記 載のパルス制御回路によれば、ダイオード、抵抗器、コ ンデンサ、及び比較器を用いて構成した非常に簡単な回 路によって、矩形波状の第1のパルス信号と、該第1の パルス信号のパルス幅内に存在し、前記第1のパルス幅 よりも小さい第2のパルス幅を有し、先端部及び後端部 が前記第1のパルス信号の先端部及び後端部との間に所 定の時間間隔をあけて形成されている矩形波状の第2の パルス信号を得ることができるので、従来のような高価 なコントロール集積回路を用いることなく、安価な同期 整流回路を構成することができる。

【0092】また、請求項2記載のパルス制御回路によ れば、上記の効果に加えて、第1及び第2の比較器とし てコンパレータ素子が用いられ、該コンパレータ素子の 20 一方の入力端子に基準電圧が入力され、他方の入力端子 に第1或いは第2のコンデンサの端子電圧が入力される ため、前記基準電圧は自由に設定可能となるので、前記 第1及び第2のパルス信号のパルス幅を微細に調整する ことができる。また、コンパレータのため、電圧検出精 度が高く、正確なデッドタイムの設定が可能となる。

【0093】また、請求項3記載のパルス制御回路によ れば、上記の効果に加えて、第1及び第2の比較器とし てCMOSロジック素子が用いられ、該CMOSロジッ 30 ク素子の入力端子に第1或いは第2のコンデンサの端子 電圧が入力され、該入力電圧はCMOSロジック素子内 の入力しきい値電圧と比較されるので、基準電圧を別途 生成する必要が無く、回路構成を簡略化することができ る。さらに、前記比較器がCMOSロジック素子である ため、応答速度が速く、高い周波数で変化する入力電圧 に対しても追従可能となる。

【0094】また、請求項4記載の同期整流回路によれ ば、ダイオード、抵抗器、コンデンサ、及び比較器を用 いて構成した非常に簡単な回路によって、矩形波状の第 1のパルス信号と、該第1のパルス信号のパルス幅内に 存在し、前記第1のパルス幅よりも小さい第2のパルス 幅を有し、先端部及び後端部が前記第1のパルス信号の 先端部及び後端部との間に所定の時間間隔をあけて形成 されている矩形波状の第2のパルス信号を得ることがで きるので、従来のような高価なコントロール集積回路を 用いることなく、安価な同期整流回路を構成することが できる。

【0095】また、請求項5記載の同期整流回路によれ ば、上記の効果に加えて、第1及び第2の比較器として れ、この入力電圧Va, VbはCMOSANDロジック 50 コンパレータ素子が用いられ、該コンパレータ素子の一

方の入力端子に基準電圧が入力され、他方の入力端子に 第1或いは第2のコンデンサの端子電圧が入力されるため、前記基準電圧は自由に設定可能となるので、前記第 1及び第2のパルス信号のパルス幅を微細に調整することができる。また、コンパレータのため、電圧検出精度が高く、正確なデッドタイムの設定が可能となる。

【0096】また、請求項6記載の同期整流回路によれば、上記の効果に加えて、第1及び第2の比較器として CMOSロジック素子が用いられ、該CMOSロジック素子の入力端子に第1或いは第2のコンデンサの端子電 10 圧が入力され、該入力電圧はCMOSロジック素子内の入力しきい値電圧と比較されるので、基準電圧を別途生成する必要が無く、回路構成を簡略化することができる。さらに、前記比較器がCMOSゲート素子であるため、応答速度が速く、高い周波数で変化する入力電圧に対しても追従可能となる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態の同期整流回路を示す 構成図

【図2】従来例の同期整流回路を示す構成図

【図3】従来例における制御パルス信号波形を示す図

【図4】本発明の第1の実施形態における各部の信号波 形を示す図

【図5】本発明の第1の実施形態におけるパルス制御回路の動作を説明する図

【図6】本発明の第1の実施形態におけるパルス制御回

路の動作を説明する図

【図7】本発明の第2の実施形態における同期整流回路 を示す構成図

18

【図8】本発明の第2の実施形態における各部の信号波 形を示す図


【図9】本発明の第2の実施形態におけるパルス制御回路の動作を説明する図

【図10】本発明の第2の実施形態におけるパルス制御回路の動作を説明する図


#### 【符号の説明】

21a…入力端子、21b…出力端子、22a, 22b …平滑コンデンサ、23…平滑リアクトル、24…第1 のスイッチング素子(Pチャネル電解効果トランジス タ)、25…第2のスイッチング素子(Nチャネル電解 効果トランジスタ)、26…転流ダイオード、27…電 圧検出回路、27a, 27b…抵抗器、28…パルス幅 変調回路、28a…定電圧発生回路、28b…発信器、 28c…比較器、29…パルス制御回路、A1, A2… 比較器、D1, D2…ダイオード、R1~R5…抵抗 20 器、C1, C2…コンデンサ、30…ドライブ回路、Q 1…NPN型トランジスタ、Q2…PNP型トランジス タ、30a, 30b…抵抗器、31…ドライブ回路、Q 3…NPN型トランジスタ, Q4…PNP型トランジス タ、31a…抵抗器、32…パルス制御回路、A3, A 4…ANDロジック素子、D3, D4…ダイオード、R 11~R13…抵抗器、C11, C12…コンデンサ。


【図1】




【図2】





【図3】





【図4】






















【図9】


【図10】





(a)





(b)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.